如今，半導體行業的持續增長取決于提供更加復雜的芯片設計，并與專門的系統軟件共同驗證。在本書中，我們首先探索設計驗證技術的演變，然后說明不同設計階段的 FPGA 原型設計。 本書還包括原型解決方案，以提供有效的資源共享和管理。
在本書中， 我們揭示了基于 FPGA 的原型系統和三個主要系統供應商 - S2C、Cadence 和 Synopsys。首先，我們看到相互驗證結合芯片復雜度的需要（其中包含 FPGA 驗證），以及使用 ASIC 設計所帶來的好處。 本書還包括一份實用的技術指南，有效的幫助指導 FPGA 原型系統流程的實踐和技術。 我們將通過 S2C CTO 陳睦仁先生的卓越遠見一窺 FPGA 原型的未來。
在芯片設計驗證中，我們常常面臨一些外設連接問題：速度不匹配，或者硬件不支持。例如運行在硬件仿真器或 FPGA原型平臺上的設計，其時鐘頻率通常只有幾十MHz，甚至低至1MHz以下；而真實世界中的外設與協議（如 PCIe、高速以太網等）運行在幾百兆以上。如此巨大的速度鴻溝，使得將它們直接相連幾乎不可行。 針對速度不匹配，核心解決方案是引入降速橋（Speed Adaptor）。它是專門用于原型驗證（Prototyping）或 仿真（Emulation）環境中的一類硬件適配器，作用是把運行速度和接口特性差異很大的系統連接起來，能夠在 接近真實系統的條件下進行驗證。而針對硬件不支持的場景，則需要借助模型和接口來模擬真實設備的功能與協議。
RISC-V架構以其開放性和高度可定制的特性，正在重塑處理器設計格局。然而，這種靈活性也帶來了顯著的驗證挑戰，使其驗證復雜度遠超傳統固定架構處理器。 RISC-V的驗證難點主要體現在四個方面：首先，微架構靈活性極大增加了驗證復雜性。不同的內存層次設計、流水線結構以及功耗時序約束，使得驗證空間呈指數級擴張。其次，自定義指令集顯著擴大了驗證范圍。每條新增指令都需要在各種操作條件下進行全面驗證，大幅增加驗證工作量。 第三，模塊化ISA帶來了兼容性挑戰。針對特定擴展集編譯的程序可能無法在不支持相關擴展的處理器上運行， 這對互操作性驗證提出了更高要求。最后，缺乏統一參考模型導致實現不一致性問題，不同團隊對規范的理解差異可能產生不同的實現行為。 綜上所述，RISC-V驗證面臨規模、范圍和一致性的多重挑戰，傳統驗證方法已難以勝任。迫切需要更先進的驗證方法學與平臺，這也正是本白皮書后續將要深入探討的重點。
芯片設計公司長期面臨雙重挑戰：既要研發高性能芯片方案，又得縮短周期搶先推新。當下，系統與軟件的復雜度與日俱增，傳統軟件開發方法在當下復雜形勢中弊端漸顯，如介入時間靠后增加了開發周期，難滿足行業發展，革新勢在必行。“Shift Left”——左移開發理念雖并非新興概念，但其在當下愈發凸顯出重要價值。其核心在于盡早進入軟件開發環節，利用虛擬平臺等與硬件設計并發進行早期軟件開發，也可利用軟件將驗證和測試工作提前至設計初期。畢竟，設計初期發現并解決問題，成本和時間投入遠低于項目后期。借助左移開發，芯片設計公司能更主動地把控質量，降低潛在風險及問題定位成本，提升整體開發效率，從而縮短芯片開發周期。
在左移開發理念的推動下，虛擬原型技術嶄露頭角，為芯片設計和其配套軟件的開發帶來了全新的思路和方法。虛擬原型中的虛擬平臺提供全系統仿真能力，能夠在硬件還不具備的情況下提前進行軟件開發。且基于虛擬原型開發的軟件可在項目開發的后續階段直接運行在對應的芯片上，這將大大提高項目的開發效率。且虛擬原型與傳統物理原型相比，虛擬平臺在可擴展性、易用性、調試手段等方面有先天優勢。如物理原型，需要高昂的FPGA、子卡等硬件成本，而且在構建驗證環境時耗時費力。而虛擬平臺則可以輕松地根據設計需求進行靈活調整和擴展，為開發人員提供了更大的自由度和便利性。
但物理原型上運行的是真實的芯片IP設計，在驗證精準度、IP復用等方面有虛擬原型不可比擬的優勢。虛擬原型考慮到仿真速度等原因，一般在事務級進行建模從而忽略了設計的細節。物理原型仿真的是真實芯片設計，能夠精確仿真芯片的運行細節。同時，對于已有IP也可以直接集成到物理原型中，不需要再投入人力對其重新進行建模。
混合仿真解決方案將結合虛擬原型仿真速度、左移開發與物理原型在精確度上的優勢帶來更高效的驗證方案。
隨著AI、HPC及超大規模芯片設計需求呈指數級增長原型驗證平臺已成為芯片設計流程中驗證復雜架構、縮短迭 代周期的核心工具。然而，傳統原型驗證系統受限于單芯片容量（通常<5000萬門）、多芯片分割效率及系統級 聯能力，難以支撐上億門級以上設計的全場景驗證需求。
為應對這一挑戰，行業亟需兼具超大規模容量、高效分割算法與跨芯片級聯能力的下一代原型驗證。AMD Versal? Premium VP1902自適應SoC憑借單核等效1億門容量，成為構建高性能仿真與原型驗證系統的理想硬件底座。思爾芯芯神瞳邏輯系統S8-100通過搭載AMD VP1902，并配套自主研發的智能分割工具鏈，顯著提升 超大規模設計的原型驗證效率。本文以芯神瞳邏輯系統S8-100與芯神瞳邏輯矩陣LX2（采用VU19P）在多芯片級 聯場景下的性能數據對比，揭示S8-100在容量、速度的顯著優勢。
-889.png)
