產(chǎn)品服務(wù)
工作內(nèi)容：
1.參與公司基于EDA云平臺(tái)產(chǎn)品的系統(tǒng)研究；
2.參與公司產(chǎn)品Neuro及其管理平臺(tái)的產(chǎn)品研發(fā)工作；
3.根據(jù)開(kāi)發(fā)計(jì)劃，負(fù)責(zé)公司基于OpenStack/VMWare的Iaas云平臺(tái)功能模塊的詳細(xì)設(shè)計(jì)、開(kāi)發(fā)和單元測(cè)試工作；
4.解決部署實(shí)施過(guò)程遇到的技術(shù)問(wèn)題。
崗位要求：
1.熟悉Linux環(huán)境下的Python/Golang語(yǔ)言開(kāi)發(fā)；
2.對(duì)openstack系統(tǒng)開(kāi)發(fā)、應(yīng)用工作經(jīng)驗(yàn)者，熟悉源碼優(yōu)先；
3.有一定的分布式/微服務(wù)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)經(jīng)驗(yàn)；
4.熟悉掌握TCP/IP、網(wǎng)絡(luò)、多線程、多進(jìn)程、協(xié)程編程、異步編程模型；
5.工作認(rèn)真負(fù)責(zé)，有優(yōu)秀的自驅(qū)力，具有較強(qiáng)的分析問(wèn)題與解決問(wèn)題的能力；
6.團(tuán)隊(duì)意識(shí)佳，有極客精神優(yōu)先；
7.本科以上學(xué)歷，計(jì)算機(jī)相關(guān)專業(yè)。
工作內(nèi)容：
1.進(jìn)行各種項(xiàng)目的技術(shù)營(yíng)銷活動(dòng)，引發(fā)市場(chǎng)需求，產(chǎn)生潛在客戶；
2.市場(chǎng)推動(dòng)之技術(shù)內(nèi)容寫(xiě)作，白皮書(shū)，投影片與博客，教育客戶，激發(fā)客戶采用公司解決方案；
3.展覽技術(shù)程序開(kāi)發(fā)，演示，進(jìn)行網(wǎng)絡(luò)研討會(huì)；
4.產(chǎn)品競(jìng)爭(zhēng)力分析，市場(chǎng)研究分析；
5.新技術(shù)了解評(píng)估；
6.與銷售，技術(shù)支持部門(mén)一起工作；
7.傳達(dá)各種營(yíng)銷計(jì)劃，產(chǎn)品核心信息，培訓(xùn)銷售團(tuán)隊(duì)，收集市場(chǎng)反饋。
崗位要求：
1.計(jì)算機(jī)科學(xué)/工程，電子或緊密相關(guān)領(lǐng)域的學(xué)位；
2.技術(shù)寫(xiě)作經(jīng)驗(yàn)；
擁有以下經(jīng)驗(yàn)更佳；
3.產(chǎn)品營(yíng)銷 或 技術(shù)營(yíng)銷 或 應(yīng)用工程 或 數(shù)字營(yíng)銷；
4.使用EDA軟件工具或流程：數(shù)位電路設(shè)計(jì)仿真 或SoC架構(gòu) 或 原型，仿真或ESL；
5.IC驗(yàn)證技術(shù)背景；
6. EDA行業(yè)經(jīng)驗(yàn)。
工作內(nèi)容：
1.負(fù)責(zé)軟件設(shè)計(jì)質(zhì)量保證計(jì)劃書(shū)；
2.負(fù)責(zé)研發(fā)項(xiàng)目質(zhì)量保證及測(cè)試執(zhí)行；
3.跨部門(mén)溝同協(xié)調(diào)及測(cè)試項(xiàng)目管理；
4. 開(kāi)發(fā)自動(dòng)測(cè)試腳本或工具；
5.設(shè)計(jì)驗(yàn)正項(xiàng)目管理；
6.協(xié)助產(chǎn)品發(fā)布。
崗位要求：
1.精通C/C++編程，精通LINUX軟件開(kāi)發(fā)，精通算法調(diào)優(yōu)；
2.精通文本數(shù)據(jù)處理，精通數(shù)據(jù)結(jié)構(gòu)處理，熟悉Perl，tcl/tk為佳；
3.熟悉數(shù)字集成電路開(kāi)發(fā)驗(yàn)證流程，熟悉HDL/HVL語(yǔ)言，了解EDA技術(shù)；
4.重點(diǎn)大學(xué)計(jì)算機(jī)科學(xué)，微電子，電子信息工程相關(guān)專業(yè)，博士或者碩士3年以上工作經(jīng)驗(yàn)，有微電子設(shè)計(jì)相關(guān)軟件行業(yè)經(jīng)驗(yàn)優(yōu)先；
5.有Simulation, Emulation,圖分割，STA，海量數(shù)據(jù)處理，大容量數(shù)據(jù)庫(kù)等EDA開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先，可不受學(xué)歷限制；
6.英語(yǔ)讀寫(xiě)熟練，聽(tīng)說(shuō)表達(dá)能力熟練；
7.良好的溝通交流能力，抗壓攻堅(jiān)能力和團(tuán)隊(duì)合作精神。
工作內(nèi)容：
1.負(fù)責(zé)數(shù)字集成電路驗(yàn)證EDA工具軟件開(kāi)發(fā),包括編譯工具，時(shí)序分析工具，圖分割算法，海量數(shù)據(jù)處理工具；
2. 負(fù)責(zé)數(shù)字仿真器，調(diào)試器軟件的開(kāi)發(fā)；
3. 參與新產(chǎn)品軟件系統(tǒng)規(guī)劃設(shè)計(jì)和開(kāi)發(fā)；
4. 帶領(lǐng)團(tuán)隊(duì)成員完成開(kāi)發(fā)任務(wù)。
崗位要求：
1.精通C/C++編程，精通LINUX軟件開(kāi)發(fā)，精通算法調(diào)優(yōu)；
2.精通文本數(shù)據(jù)處理，精通數(shù)據(jù)結(jié)構(gòu)處理，熟悉Perl，tcl/tk為佳；
3.熟悉數(shù)字集成電路開(kāi)發(fā)驗(yàn)證流程，熟悉HDL/HVL語(yǔ)言，了解EDA技術(shù)；
4.重點(diǎn)大學(xué)計(jì)算機(jī)科學(xué)，微電子，電子信息工程相關(guān)專業(yè)，博士或者碩士3年以上工作經(jīng)驗(yàn)，有微電子設(shè)計(jì)相關(guān)軟件行業(yè)經(jīng)驗(yàn)優(yōu)先；
5.有Simulation, Emulation,圖分割，STA，海量數(shù)據(jù)處理，大容量數(shù)據(jù)庫(kù)等EDA開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先，可不受學(xué)歷限制；
6.英語(yǔ)讀寫(xiě)熟練，聽(tīng)說(shuō)表達(dá)能力熟練；
7.良好的溝通交流能力，抗壓攻堅(jiān)能力和團(tuán)隊(duì)合作精神。
工作內(nèi)容：
1. 分析市場(chǎng)情況，進(jìn)行市場(chǎng)調(diào)研，挖掘客戶需求，搜集市場(chǎng)情報(bào)，進(jìn)行競(jìng)爭(zhēng)分析；
2. 建立和維護(hù)銷售和市場(chǎng)宣傳品，包括白皮書(shū)，幻燈片，成功案例等；
3. 識(shí)別提高客戶生產(chǎn)力的創(chuàng)新機(jī)會(huì)，協(xié)助新產(chǎn)品規(guī)格制定及路線圖規(guī)劃；
4. 綜合市場(chǎng)與技術(shù)兩個(gè)層面進(jìn)行產(chǎn)品的行銷工作；
5. 與銷售部門(mén)定期溝通，舉辦面向銷售、渠道和客戶的產(chǎn)品培訓(xùn)，解決銷售反饋的問(wèn)題，收集需求。
崗位要求：
1. 電子類專業(yè)本科 3 年及以上相關(guān)工作經(jīng)驗(yàn)，熟悉 FPGA、EDA 及 SoC 設(shè)計(jì)流程者優(yōu)先；
2. 熟練使用 PowerPoint、Word 和 Excel 等工具；
3. 優(yōu)秀的文檔制作及宣講能力；
4. 中英文書(shū)寫(xiě)和口語(yǔ)溝通能力優(yōu)秀；
5. 有 FPGA 或 EDA 應(yīng)用工程師或設(shè)計(jì)工程師經(jīng)驗(yàn)者優(yōu)先;
工作內(nèi)容：
1. 開(kāi)發(fā)基于 FPGA 原型系統(tǒng)的參考設(shè)計(jì);
2. 執(zhí)行客戶服務(wù)項(xiàng)目;
3. 新產(chǎn)品調(diào)研;
4. 產(chǎn)品應(yīng)用范例開(kāi)發(fā)。
崗位要求：
1. 至少 2 年以上的 RTL 設(shè)計(jì)經(jīng)驗(yàn)。熟練掌握 Verilog，VHDL 以及仿真工具的使用;
2. 了解 FPGA 原型設(shè)計(jì)分割技術(shù)，熟悉商業(yè) FPGA 分割工具的使用，同時(shí)也有手動(dòng)分割復(fù)雜 SOC 設(shè)計(jì)到多顆 FPGA 的經(jīng)驗(yàn);
3. 了解 Altera 或Xilinx FPGA 的使用，具有將 ASIC 設(shè)計(jì)轉(zhuǎn)到 FPGA 設(shè)計(jì)的 Memory Modeling, 時(shí)序調(diào)整和優(yōu)化的板級(jí)調(diào)試經(jīng)驗(yàn);
4. 有 SoC 設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
5. 有數(shù)字或模擬 IP 的開(kāi)發(fā)或使用經(jīng)驗(yàn)者優(yōu)先;
6. 有 C, C++ 或 SystemC 的使用經(jīng)驗(yàn)者優(yōu)先;
7. 有 Perl 或 TCL 的使用經(jīng)驗(yàn)者優(yōu)先;
8. 具有良好的英語(yǔ)水平（讀，寫(xiě)熟練以及口語(yǔ)流利）;
9. 能夠進(jìn)行商務(wù)旅行（國(guó)際或國(guó)內(nèi)）;
工作內(nèi)容：
1. 負(fù)責(zé)對(duì)電路網(wǎng)絡(luò)數(shù)據(jù)的建模，以及特征抽象；
2. 負(fù)責(zé)超圖規(guī)劃、分割與優(yōu)化算法的開(kāi)發(fā)及優(yōu)化；
3. 負(fù)責(zé)對(duì)多權(quán)重超圖數(shù)據(jù)的分析；
4. 負(fù)責(zé)海量大數(shù)據(jù)的分析，抽象，建模及處理。
崗位要求：
1. 精通 C/C++/建模語(yǔ)言開(kāi)發(fā)；精通 LINUX 開(kāi)發(fā)；
2. 精通圖論，有過(guò)路徑規(guī)劃，超圖分割及相關(guān)算法開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先；
3. 具有較深的數(shù)學(xué)功底，在問(wèn)題抽象以及數(shù)學(xué)建模方面有較深的積累；
4. 重點(diǎn)大學(xué)數(shù)學(xué)、計(jì)算科學(xué)、計(jì)算機(jī)等相關(guān)專業(yè)博士或者碩士 3 年以上工作經(jīng)驗(yàn)，有微電子設(shè)計(jì)相關(guān)軟件行業(yè)經(jīng)驗(yàn)優(yōu)先；
5. 有 EDA 軟件開(kāi)發(fā)經(jīng)驗(yàn)，可不受學(xué)歷限制；
6. 英語(yǔ)讀寫(xiě)熟練，聽(tīng)說(shuō)表達(dá)能力熟練；
7. 良好的溝通交流能力，抗壓攻堅(jiān)能力和團(tuán)隊(duì)合作精神。
工作內(nèi)容：
1. 參與編譯器的架構(gòu)設(shè)計(jì)與開(kāi)發(fā)，并結(jié)合前沿技術(shù)如 AI，多核加速等，提供高性能編程解決方案；
2. 開(kāi)發(fā)仿真/原型系統(tǒng)的運(yùn)行期的代碼；
3. 開(kāi)發(fā)仿真/原型系統(tǒng)的測(cè)試；
4. 具有算法和數(shù)據(jù)結(jié)構(gòu)設(shè)計(jì)經(jīng)驗(yàn)；
5. 具有軟件測(cè)試方法的經(jīng)驗(yàn)。
崗位要求：
1. 計(jì)算機(jī)、軟件相關(guān)專業(yè)碩士及以上學(xué)歷，三年及以上；
2. 有 C/C++ 語(yǔ)言開(kāi)發(fā)經(jīng)驗(yàn)、Linux 或嵌入式開(kāi)發(fā)經(jīng)驗(yàn)，GCC, LLVM 或其他編譯器開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先考慮；
3. 對(duì)計(jì)算機(jī)體系結(jié)構(gòu)有深入理解，熟悉編譯原理和算法實(shí)現(xiàn)；
4. 有 Verilog、VHDL 或系統(tǒng) Verilog 經(jīng)驗(yàn)者優(yōu)先；
5. 需要良好的溝通技巧，注意細(xì)節(jié)，能夠在多地/多人合作項(xiàng)目中工作。
工作內(nèi)容：
1. 參與編譯器的架構(gòu)設(shè)計(jì)與開(kāi)發(fā)，并結(jié)合前沿技術(shù)如 AI，多核加速等，提供高性能編程解決方案；
2.開(kāi)發(fā)仿真/原型系統(tǒng)的運(yùn)行期的代碼；
3.開(kāi)發(fā)仿真/原型系統(tǒng)的測(cè)試；
4.具有算法和數(shù)據(jù)結(jié)構(gòu)設(shè)計(jì)經(jīng)驗(yàn)；
5.具有軟件測(cè)試方法的經(jīng)驗(yàn)。
崗位要求：
1. 計(jì)算機(jī)、軟件相關(guān)專業(yè)碩士及以上學(xué)歷，三年及以上；
2. 有 C/C++ 語(yǔ)言開(kāi)發(fā)經(jīng)驗(yàn)、Linux或嵌入式開(kāi)發(fā)經(jīng)驗(yàn)，GCC, LLVM 或其他編譯器開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先考慮；
3. 對(duì)計(jì)算機(jī)體系結(jié)構(gòu)有深入理解，熟悉編譯原理和算法實(shí)現(xiàn)；
4. 有Verilog、VHDL或系統(tǒng)Verilog經(jīng)驗(yàn)者優(yōu)先；
5. 需要良好的溝通技巧，注意細(xì)節(jié)，能夠在多地/多人合作項(xiàng)目中工作。
工作內(nèi)容：
1. 負(fù)責(zé)對(duì)電路網(wǎng)絡(luò)數(shù)據(jù)的建模，以及特征抽象；
2. 負(fù)責(zé)超圖規(guī)劃、分割與優(yōu)化算法的開(kāi)發(fā)及優(yōu)化；
3. 負(fù)責(zé)對(duì)多權(quán)重超圖數(shù)據(jù)的分析；
4. 負(fù)責(zé)海量大數(shù)據(jù)的分析，抽象，建模及處理。
崗位要求：
1. 精通 C/C++/建模語(yǔ)言開(kāi)發(fā)；精通 LINUX 開(kāi)發(fā)；
2. 精通圖論，有過(guò)路徑規(guī)劃，超圖分割及相關(guān)算法開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先；
3. 具有較深的數(shù)學(xué)功底，在問(wèn)題抽象以及數(shù)學(xué)建模方面有較深的積累；
4. 重點(diǎn)大學(xué)數(shù)學(xué)、計(jì)算科學(xué)、計(jì)算機(jī)等相關(guān)專業(yè)博士或者碩士 3 年以上工作經(jīng)驗(yàn)，有微電子設(shè)計(jì)相關(guān)軟件行業(yè)經(jīng)驗(yàn)優(yōu)先；
5. 有 EDA 軟件開(kāi)發(fā)經(jīng)驗(yàn)，可不受學(xué)歷限制；
6. 英語(yǔ)讀寫(xiě)熟練，聽(tīng)說(shuō)表達(dá)能力熟練；
7.良好的溝通交流能力，抗壓攻堅(jiān)能力和團(tuán)隊(duì)合作精神。
-889.png)
