Design Exploration
設計出合適的產品遠比把產品設計好要重要得多。因此更早的進行設計思路的探究和構建工作演示的能力，將大大提高產品成功上市的概率。
透過建立模型的方式，來進行設計架構的探索，定訂各個層級模塊的規格，確保設計能符合最終系統在效能、功耗上的需求，正扮演這舉足輕重的腳色。
設計中的問題發現的越早，我們才能更快更好的改正它，并因此而節省數周或數月的開發時間。結合架構設計與硬件仿真，不但能更早更精確地發現問題，而且效率會是軟件仿真的百倍甚至千倍。因此在早期的架構設計中，透過架構設計與硬件仿真工具的結合來評估處理器、高速緩沖大小和總線帶寬，是至關重要的方法。
S2C 的 Genesis 架構設計工具結合 Prodigy 原型驗證平臺能夠結合 ESL 模型和運行在 FPGA 實際的硬件設計，從而實現早期的設計探究。通過使用高吞吐率、低延時、基于 AXI 事務級的接口，用戶可以將系統級仿真和基于 FPGA 的原型環境有效連接起來。
借助下列 S2C 的 Genesis 架構設計工具和 Prodigy 原型驗證平臺，客戶可以實現早期的設計探究工作：
-889.png)
