產(chǎn)品服務(wù)
System Validation
驗(yàn)證設(shè)計(jì)的功能行為是設(shè)計(jì)和驗(yàn)證流程中的關(guān)鍵步驟。真正的難點(diǎn)在于如何對(duì)設(shè)計(jì)進(jìn)行真實(shí)的驗(yàn)證。通常的做法是通過仿真等手段，而并非在實(shí)際環(huán)境中驗(yàn)證。例如： 利用仿真可以對(duì)部分模塊進(jìn)行評(píng)估，因?yàn)樗荒芎w多個(gè) IP 一起協(xié)同工作，這種不準(zhǔn)確的方式可能會(huì)導(dǎo)致嚴(yán)重的錯(cuò)誤。為了全面的了解設(shè)計(jì)的行為模型，待驗(yàn)證的 設(shè)計(jì)需要在實(shí)際的硬件上運(yùn)行。即使這樣做了，在執(zhí)行過程中也可能因?yàn)樗俣冗^慢而不能達(dá)到實(shí)時(shí)驗(yàn)證的需求。為了克服這些問題，設(shè)計(jì)者門已經(jīng)開始建立他們自己的 FPGA 原型驗(yàn)證環(huán)境，以確保設(shè)計(jì)行為的速度。但是自己在公司內(nèi)建立原型系統(tǒng)往往因?yàn)樽陨淼木窒薅兊煤芗帧?/p>
除了透過原型驗(yàn)證系統(tǒng)，進(jìn)行硬體在環(huán)（hardware-in-the-loop）的系統(tǒng)檢驗(yàn)之外，在規(guī)劃得宜的項(xiàng)目工作流中，還能利用架構(gòu)設(shè)計(jì)時(shí)的探索環(huán)境，作為系統(tǒng)檢驗(yàn)所需的輸入激勵(lì)（stimulus）與輸出設(shè)備，拓展為虛實(shí)共存的系統(tǒng)檢驗(yàn)環(huán)境。
通過 S2C 提供的現(xiàn)成的、可擴(kuò)展且靈活的 FPGA 原型系統(tǒng)有效的解決了上述挑戰(zhàn)中提及的問題。我們的技術(shù)是目前市場(chǎng)上性能最高的 FPGA 技術(shù)，運(yùn)行速度比仿真加速器還快。驗(yàn)證環(huán)境可以快速的構(gòu)建并通過 S2C 龐大的子板庫(kù)進(jìn)行擴(kuò)展。同時(shí)可靠的技術(shù)和一流的客戶支持將保障您專注于自己的工作。
借助下列 S2C 的解決方案，客戶可以更好的進(jìn)行系統(tǒng)驗(yàn)證：
-889.png)
