軟件仿真已經成為處理器開發中的一種強有力的方法，但是用一種先進的體系結構來仿真處理器卻變得極其困難。隨著規模的不斷擴大，對這種處理器的模擬也越來越耗時，這符合摩爾定律。隨著規模的不斷擴大，許多高速 IOs 作為 SOC 芯片集成到處理器中，造成了另一個問題，即高速 IOs 在軟件仿真中的驗證非常有限。借助于基于 FPGA 的平臺，處理器的驗證和評估可以以較高的速度完成。基于 FPGA 的平臺還為高速 IOs 的驗證提供了一個多芯片協同工作的真實環境。本文介紹了一種基于多 FPGA 的龍芯 2G 處理器驗證與評估平臺。討論了半定制劃分的策略和設計流程。在此基礎上給出了 DDR 和超傳輸物理的仿真方法。最后給出了基于儀器的調試和性能評估。
-889.png)
