1. 設計調試有哪些手段？
基本I/O探測（Basic I/Os）
FPGA廠商在其軟件生態系統中提供了多種I/O探測工具，包括VIO IP核、信號源和探針編輯器，這些工具通常通過JTAG進行監控和驅動。而思爾芯的I/O調試功能更加豐富，思爾芯的Player Pro軟件通過以太網增強了遠程診斷能力，使調試過程更加高效便捷。此外，除了虛擬接口，我們也有物理控制接口，集成了多個基本I/O，如按鍵、DIP開關、GPIO和UART等，使設計中的交互操作更加直觀便捷。
信號級調試（Signal Level Debugging）
信號級調試是原型驗證中最基礎且常用的調試方法，主要通過探測設計中的內部信號來診斷問題。思爾芯的Player Pro軟件在此領域表現尤為出色，能夠幫助設計人員輕松將內部信號引出并分配給I/O，從而更有效地進行調試。思爾芯還提供了多種擴展卡，方便用戶進行針腳連接，亦可搭配3.3V電壓轉換，此外還增加了額外的按鈕和開關接口以及外部邏輯分析儀的連接接口，進一步提高了調試的靈活性和效率。
基于協議的調試（In-System Protocol Debugging）
當FPGA原型與真實世界的數據進行交互時，基于協議的調試尤為重要。思爾芯提供90多種子卡與參考設計，如MIPI D-PHY、HDMI、DisplayPort、PCIe、USB、以太網等，支持多種協議的系統內測試，同時提供定制化解決方案，優化系統級測試與調試，確保原型驗證順利進行。
總線事務調試（Bus Transaction Debugging）
在復雜SoC設計中， AXI已成為主流協議，所以有效的AXI總線事務調試是非常關鍵的。思爾芯的ProtoBridge解決方案通過PCIe提供約4GB/s的高帶寬，實現AXI事務的高性能橋接。該解決方案包括一個AXI橋接的IP，便于與測試設計連接，同時還提供PCIe設備驅動程序和API，支持開發基于軟件的激勵，很適合軟硬件協同開發，可以把大數據如視頻和軟件操作系統、軟件應用等從PC高速傳到DUT上。此外，思爾芯的原型驗證已內建大約10Mbps的以太網調試，支持設計中存儲器映射AXI從設備的快速讀寫訪問，可以滿足低帶寬的AXI調試需求。
深度邏輯分析調試方案
FPGA廠商的嵌入式邏輯分析儀（如SignalTap、ChipScope）常用于單FPGA原型驗證調試，存儲片上SRAM中的信號并通過JTAG讀取。但對于深度調試或多FPGA級聯，用戶常面臨內存不足和跨FPGA調試挑戰。雖然部分FPGA廠商的ILA支持跨時鐘域及多FPGA間的交叉觸發功能，但有著非常多的限制。但對于多FPGA的信號級探測，思爾芯的MDM Pro方案能高效并發調試多達8個FPGA，配備64GB DDR4內存，支持深度信號跟蹤，可捕獲16K條信號（每組2K探針，共8組），無需重編譯FPGA。這一解決方案通過將MDM Pro預構建到我們的Quad 10M和Quad 19P邏輯系統中，提升了生產力。其觸發設置設計也十分直觀，且與FPGA廠商的非常相似，并支持多FPGA的交叉觸發，確保了工程師在使用時能夠順暢過渡。MDM Pro還支持IP和編譯（Compile）兩種模式，IP模式下設計人員可在RTL中實例化MDM客戶端，以連接他們希望捕獲的信號。亦可以在編譯模式下使用Player Pro指定需要捕獲的信號，從而提供了一種高效且多樣化的調試方式。
2. 結尾
經過上述探討，我們不難發現，面對日益復雜的設計驗證挑戰，尤其是在多FPGA環境中，思爾芯以其多樣化且高效的調試策略，從容應對從簡單到復雜的各種挑戰，全面助力工程師加速設計驗證，縮短產品上市時間。
點贊、關注加轉發，為你帶來更多EDA硬核科普。
-889.png)
