產(chǎn)品服務(wù)
思爾芯的芯神瞳（Prodigy）原型驗(yàn)證方案通過靈活子卡、降速橋、AXI協(xié)同仿真與自動(dòng)分割軟件的協(xié)同支持，實(shí)現(xiàn)從設(shè)計(jì)到系統(tǒng)Bring-up的快速部署，助力開發(fā)者高效完成超大規(guī)模SoC的原型驗(yàn)證與調(diào)試。
如何快速進(jìn)行原型設(shè)計(jì)？
原型驗(yàn)證是芯片開發(fā)的重要環(huán)節(jié)，可助力開發(fā)人員在芯片開發(fā)流片回來之前進(jìn)行提前軟件開發(fā)和系統(tǒng)驗(yàn)證。
如何快速進(jìn)行原型設(shè)計(jì)并完成"bring-up"（即系統(tǒng)啟動(dòng)并正常運(yùn)行）？關(guān)鍵在于幾個(gè)核心要素：
－ 首先，原型驗(yàn)證需要滿足不同設(shè)計(jì)的不同應(yīng)用需求，也就需要支持不同通信協(xié)議，如MIPI、DDR4、PCIe等。因此，子卡作為原型系統(tǒng)與外部設(shè)備交互的核心組件，通過靈活的子卡配置，開發(fā)團(tuán)隊(duì)就能夠根據(jù)項(xiàng)目需求，快速搭建符合真實(shí)使用環(huán)境的接口，加快系統(tǒng)驗(yàn)證的進(jìn)程。
－ 其次，還需要降速橋以及相應(yīng)的IP開發(fā)套件，能夠有效地協(xié)調(diào)高速與低速設(shè)備之間的通信，確保原型系統(tǒng)與外部設(shè)備的數(shù)據(jù)傳輸穩(wěn)定流暢，提高原型驗(yàn)證系統(tǒng)的可靠性。
－ 除了硬件，AXI協(xié)同仿真軟件也至關(guān)重要。AXI是SoC設(shè)計(jì)中常見的總線，AXI協(xié)同仿真軟件憑借其高效的數(shù)據(jù)傳輸和處理能力幫助開發(fā)人員做調(diào)試。
－ 此外，分割是大規(guī)模SoC設(shè)計(jì)中設(shè)計(jì)加載的核心挑戰(zhàn)之一。為了支持大規(guī)模設(shè)計(jì)，系統(tǒng)需要提供豐富的I/O接口以及高速SerDes接口，搭配成熟的分割軟件，以實(shí)現(xiàn)分割后的互連和外設(shè)連接。
以上種種需求，思爾芯憑借20多年的技術(shù)積累，都有著相應(yīng)的成熟解決方案。
2. 芯神瞳Prodigy 原型驗(yàn)證
子卡：
子卡為原型系統(tǒng)與真實(shí)芯片環(huán)境提供靈活接口，需根據(jù)不同應(yīng)用配置。而現(xiàn)有FPGA廠商提供的測(cè)試套件和內(nèi)部板存在局限性，難以滿足SoC/ASIC原型驗(yàn)證需求，且難以復(fù)用。自制FPGA板（BYO）也面臨類似問題，在沒有現(xiàn)成子卡或設(shè)計(jì)的情況下，使快速部署變得十分困難，自行開發(fā)的子卡是否成熟也需要驗(yàn)證。思爾芯的芯神瞳Prodigy原型驗(yàn)證提供多種靈活接口方案，涵蓋多種模塊，如Arm 處理器接口模塊、嵌入式模塊、多媒體模塊等，滿足主流應(yīng)用領(lǐng)域需求，避免自行開發(fā)的復(fù)雜性和風(fēng)險(xiǎn)。
降速橋：
在大規(guī)模復(fù)雜SoC設(shè)計(jì)中，高速接口IP（如PCIe Gen3/Gen4）常因工藝限制需降速運(yùn)行，需降速橋方案適配。降速橋有硬件和軟核IP兩種形式，思爾芯均提供解決方案。此外，先進(jìn)的Memory控制器IP（如DDR5/LPDDR5，HBM2E/3）的驗(yàn)證也是一大挑戰(zhàn)。由于這些控制器IP標(biāo)準(zhǔn)較新，主流FPGA供應(yīng)商無法提供相應(yīng)的PHY解決方案，導(dǎo)致這些IP在原型驗(yàn)證系統(tǒng)中無法正常運(yùn)行，思爾芯便為此提供了相應(yīng)的解決方案。
例如，有用戶在設(shè)計(jì)中使用了LPDDR5 Memory控制器，但由于在原型驗(yàn)證階段缺少基于FPGA的LPDDR5物理層IP，無法進(jìn)行驗(yàn)證。思爾芯提供了基于DFI接口的適配方案，將LPDDR5控制器的讀寫操作通過DFI接口成功轉(zhuǎn)接到FPGA廠商的DDR4 Memory控制器上，順利完成驗(yàn)證。
調(diào)試時(shí)的AXI協(xié)同仿真：
構(gòu)建一個(gè)符合標(biāo)準(zhǔn)的原型驗(yàn)證系統(tǒng)，還需要額外的硬件環(huán)境和互聯(lián)技術(shù)方案支持。思爾芯的芯神瞳協(xié)同仿真軟件 ProtoBridge 通過采用廣泛使用的 AXI-4 總線協(xié)議，實(shí)現(xiàn)了設(shè)計(jì)到 FPGA 原型驗(yàn)證環(huán)境的連接。在PC上提供軟件API，可以方便地把PC上的數(shù)據(jù)高效地連接到FPGA里的AXI總線，進(jìn)行軟硬協(xié)同調(diào)試。
設(shè)計(jì)分割：
原型驗(yàn)證還需要豐富的I/O接口和高速SerDes接口，以支持分割互連及外設(shè)子卡的連接，確保高效的數(shù)據(jù)傳輸與系統(tǒng)協(xié)同工作。分割過程復(fù)雜且需反復(fù)迭代，涉及設(shè)計(jì)映射到設(shè)備的多次判斷和調(diào)整，必須從RTL或軟件中的錯(cuò)誤中篩選并糾正映射錯(cuò)誤。
思爾芯的芯神瞳 Player Pro 軟件正是這樣一款工具，它配備了高效的自動(dòng)化分割引擎，能夠自動(dòng)匹配I/O管腳，實(shí)現(xiàn)高性能的設(shè)計(jì)分割。該軟件的使用也非常方便，用戶可以通過簡單的操作即可完成復(fù)雜的分割任務(wù)。此外它還支持可靠的時(shí)序分析功能以及系統(tǒng)級(jí)靜態(tài)時(shí)序分析支持，為設(shè)計(jì)分割過程提供了強(qiáng)有力的支持，實(shí)現(xiàn)快速的bring-up。
3. 結(jié)尾
在快速推進(jìn)原型驗(yàn)證的進(jìn)程中，擁有一套高效、靈活且可靠的解決方案至關(guān)重要。思爾芯的芯神瞳Prodigy原型驗(yàn)證方案便集成了靈活的接口、降速橋、AXI協(xié)同仿真以及設(shè)計(jì)分割軟件，助力開發(fā)人員更快、更準(zhǔn)確地完成原型驗(yàn)證進(jìn)程。
點(diǎn)贊、關(guān)注加轉(zhuǎn)發(fā)，為你帶來更多EDA硬核科普。
-889.png)
