芯神瞳自動原型編譯軟件 - 芯神瞳 Player Pro 是思爾芯針對其芯神瞳邏輯矩陣、邏輯系統和邏輯模塊原型驗證平臺而設計的自動原型編譯與調試 EDA 工具。包含完整的設計編譯、運行控制、設計調試等功能，可將用戶設計自動編譯并加載至原型驗證平臺，實現快速有效的系統級驗證和軟件開發，加速芯片的開發進程。
更快的分割引擎支持十億門等級設計
增強 Pin-Multiplexing 模塊使系統性能提高 50%
靈活支持多 Pin-Multiplexing 比率
通過優化的 Black-Box 技術節省多達 70% 的時間
全自動 TCL 腳本支持
集成的 GUI 和 Tcl 腳本接口，可自動實現 RTL 至 FPGA 執行文件的完整編譯流程，包括設計綜合、自動分割、布局布線等，直至生成設計 bin 文件。
芯神瞳 Player Pro - CompileTime 可通過圖形化的界面引導，逐步完成所有編譯步驟，并可以通過Tcl 模式自動執行 ECO 流程。
設計導入
設置內部探針信號
調用綜合工具綜合
設計分割
I/O 管腳分配
運行布局布線
生成執行文件
自動集成 S2C 子板 I/O 管腳對應關系的庫文件，并可自動匹配到I/O 連接器， 提升效率并減少了人為出錯的幾率。
自動或人工指導分割設計到多顆FPGA
支持自動設置黑盒，節省設計編譯時間
多種 TDM IP 自動注入，提升系統性能
管腳復用邏輯自動插入，待復用管腳信號預檢，以獲得更好的性能
全系統時序分析，加速設計迭代
芯神瞳 Player Pro - DebugTime 支持預先選擇或設定待觸發或追蹤的內部信號，從而實現多 FPGA 系統的聯合調試。在運行調試過程中，所選擇的探針信號將被追蹤和存儲在專屬 DDR4 內存，進行數據分析與調試。
集成的內部電路調試設置
- 可標記 FPGA 內部信號，以防綜合時被優化
- 內部探針信號會根據設計分割的結果自動分配到多顆 FPGA 內
- 通過同一控制臺設置多顆 FPGA 的觸發和跟蹤信號
設置大量的內部探針，無需重新編譯
- 可標記不限數量的 FPGA 內部探針信號
- 在 FPGA 無需重新編譯的情況下，每 FPGA 可以追蹤到最多 16K 探針信號（8 組，每組 2K 探針信號）
當設計調試的編譯流程完成時，可通過選配的芯神瞳 Multi-Debug Module Pro (MDM Pro)調試設備，通過芯神瞳 Player Pro - DebugTime 進行觸發條件設置，捕獲并上傳波形數據進行設計調試。
觸發條件設置
用戶可以通過芯神瞳 Player Pro - DebugTime 調試面板設置觸發事件和組合事件。
- 觸發事件支持： ==、 !=、 >=、 <=、>、 < 和計數
- 組合活動支持： ! &,|,^ - > 和計數
- 支持最多 8 個事件觸發模塊的組合
- 支持狀態機腳本語言
多 FPGA 同時調試（需要 MDM Pro 硬件）
- 使用單個邏輯分析器調試多顆 FPGA
- 通過高速收發器將多 FPGA 的觸發和跟蹤數據傳輸給 MDMHW
- 編寫 VCD/FST 格式的采樣數據以供分析
- 外部存儲器支持最多存儲 64GB 的波形數據
芯神瞳 Player Pro - RunTime 可通過以太網或 USB 連接方式實現對芯神瞳邏輯矩陣、邏輯系統和邏輯模塊原型驗證平臺的遠程管理、控制與監測功能。
支持 USB 和以太網接口將設計文件直接下載到 FPGA 內
支持寫入原型驗證平臺板載的 SD 卡內，并從 SD 卡快速加載
提供豐富的虛擬開關、指示燈、串口等，便于遠程調試
虛擬狀態燈可用于快速監測設計的狀態?
虛擬按鈕和開關可用于快速設置設計的輸入條件
虛擬串口用于設計的固件調試
通過軟件向導，引導并幫助用戶快速診斷 I/O 引腳、互連線、及全局時鐘線等資源的狀態。
所有系統功能都可以通過 USB 或以太網進行遠程控制
SD 卡插入時系統自動監測
輕松地監測 I/O 電壓、電流和溫度
自動識別插入子卡類別
在同一控制臺下，方便地控制多個原型驗證平臺
編譯：VU, VU+, KU, S10 and A10
實時控制：VU, VU+, KU, S10 and A10
調試設置：VU+ 和 VU
自動編譯：64 位 RHEL7.7/7.8, Ubuntu 16.04/18.04 & CentOS 7.3/7.6
實時控制：64 位 Windows 10, RHEL7.6, Ubuntu 16.04/18.04 & CentOS 7.4
設計調試：64 位 Windows 10, RHEL7.8, & CentOS 7.3
CentOS 7.4 64-bit
Verilog / VHDL
System Verilog
EDIF
混合編程語言
-889.png)
