產(chǎn)品服務
1.用戶ASIC/SOC設計中的門控時鐘是否已經(jīng)在代碼級被轉化FPGA中的時鐘結構，或是否已經(jīng)通過綜合工具做了gating clock covert；
2.如果用戶設計中時鐘樹結構復雜，如大量用到MMCM時鐘產(chǎn)生模塊，時鐘是否可以合并或簡化，是否可以用RTL remodel 時鐘模塊予以替換，以降低設計分割后P&R復雜度;
3.用戶外設接口部分是否已經(jīng)使用S2C的解決方案予以替換或適配到S2C的外設子卡；
4.PPro基于Netlist做設計分割，建議用戶已經(jīng)完成設計綜合，在綜合時可以考慮多種綜合方式以加速超大規(guī)模設計綜合效率（FAE將提供相關建議和實施方法）;
-889.png)
