11月6日，為期兩天的2024 國際集成電路展覽會暨研討會（IIC Shenzhen 2024）在深圳圓滿落幕。此次盛會匯聚了眾多企業領袖與行業專家，他們就IC設計行業所面臨的機遇與挑戰進行了深入的探討，并分享了關于技術創新、人才培養及投資動向的最新見解。作為國內首家數字EDA供應商，思爾芯受邀參加此次會議，不僅將攜其創新成果進行精彩的演講，還將在展臺上呈現多維的Demo體驗，為與會者帶來一場視覺與智慧的雙重盛宴。
在“EDA/IP與IC設計論壇”上，思爾芯副總裁陳英仁先生發表了題為《賦能RISC-V：思爾芯數字EDA加速芯片開發》的重要演講。他詳細闡述了當前數字芯片設計所面臨的挑戰，特別是RISC-V架構的碎片化特征所帶來的設計復雜性和驗證難度增加的問題。陳先生指出，如何在確保RISC-V核心定制化滿足設計規范、性能要求以及處理器性能、功耗和安全性方面的嚴格驗證的同時，又幫助芯片廠商快速響應市場變化、縮短產品開發周期，并及時推出新一代產品，是業界當前亟待解決的主要挑戰。
為應對這些挑戰，思爾芯提出了圍繞“精準芯策略”（Precision Chip Strategy, PCS），采用異構驗證方法，以及并行驅動和左移周期方法，旨在確保芯片設計正確（Design the Chip Right），也確保設計正確芯片（Design the Right Chip）。尤為值得一提的是，陳英仁先生特別強調了外設子卡方案的重要性。他介紹，為了促進軟硬件協同開發的順暢進行，思爾芯的驗證平臺配備了豐富多樣的外設子卡方案，這些方案不僅支持多種高速接口，還保證了性能的穩定性，從而大幅減輕了開發團隊的工作負擔，提升了調試效率，為SoC設計的精確性和可靠性奠定了堅實基礎。目前，思爾芯已提供超過90種子卡和配件，覆蓋主流應用領域，且經過市場的廣泛驗證，展現出極高的實用性。
此外，思爾芯還與包括Arm、RISC-V在內的眾多架構生態伙伴建立了緊密的合作關系，通過深入洞察各類應用的實際需求，推動了IP的平臺化進程，并成功實現了預集成（pre-integrated）和驗證就緒（verification ready）的標準化子系統，這一舉措極大地簡化了設計流程，使得軟件工程師、系統制造商和軟件供應商能夠更加高效地參與到芯片的開發中來。通過與這些合作伙伴的共同努力，思爾芯打造了一系列符合市場需求的高質量參考設計。
此次IIC Shenzhen 2024的成功舉辦，不僅為思爾芯提供了一個展示創新成果、交流行業經驗的寶貴平臺，更為整個IC設計行業搭建了一個共謀發展、共創未來的合作橋梁。思爾芯將以此次盛會為契機，繼續深耕數字EDA領域，為推動中國乃至全球半導體產業的繁榮發展貢獻智慧和力量。
此外，通過芯神瞳原型驗證與芯神匠的協同建模，將RTL代碼融入原型驗證，確保設計模型與最終芯片一致。此模型運行速度接近實際芯片，支持提前軟件開發、客戶演示及各項認證（如汽車電子安全認證），顯著縮短開發周期，實現設計與驗證流程的時間“左移”，實現“確保設計正確芯片”的目標。這一全面解決方案不僅展現了思爾芯的技術實力，也為推動半導體產業生態的繁榮發展貢獻了重要力量。
欲了解思爾芯更多信息，請點擊：http://www.er65.cn
-889.png)
