2024 RISC-V中國峰會將于8月19至25日舉辦。本次峰會以杭州為軸心，輻射全國乃至全球RISC-V生態，通過一系列精心策劃的活動，深度探討RISC-V技術的無限可能，攜手推動人工智能和高性能計算等多個領域的革新與發展。同期間8月21日至23日，還將舉行由企業、科研學術機構等組織的論壇、研討會、開發者體驗活動等形式豐富的同期活動。
作為國內首家數字EDA供應商，思爾芯受邀參加本次會議，不僅將攜其創新成果進行精彩的演講，還將在展臺上呈現多維的Demo體驗，為與會者帶來一場視覺與智慧的雙重盛宴。在專屬演講中，思爾芯將介紹一種新的系統驗證的方式，提出了一種架構模型與FPGA運行時的數據交互方式及數據分析方法，敬請期待。
演講題目
基于RISC-V的架構級建模及使用其進行混合仿真驗證方法
摘要
對RISC-V進行架構級建模的價值
架構級仿真數據與FPGA驗證的數據交互機制
基于FPGA和系統級仿真模型的混合仿真驗證架構
混合仿真過程中的性能數據統計及分析方法
欲了解思爾芯更多信息，請點擊：http://www.er65.cn
-889.png)
