（轉自芯思想微信公眾號）
思爾芯S2C，致力于數字前端設計驗證解2、驗證貫穿整個芯片設計流程決方案，2004年孵化于座落在北京東路668號科技京城的上海集成電路技術與產業促進中心（ICC），2018年進入國微集團EDA大家族，共同承擔并完成國家數字EDA全流程的重大專項，開啟國產EDA研發新篇章。
S2C的內涵1=Silicon valley to China(硅谷到中國)
S2C的內涵2=System to Chip(系統到芯片)
思爾芯的“第一”
中國第一家數字EDA公司
中國第一家出現在DAC現場的公司
驗證的重要性[1]
芯片設計被譽為人類歷史上最細微也是最宏大的工程，芯片研發工作者需要把數百億顆晶體管集成在面積最小至指甲大小的芯片上。如此復雜的工程，從設計階段開始就錯綜復雜，很多環節互相串聯，形成一個長流程，需要專業細分、領域不同的研發人員、專業人士和科學家集團隊力量協作而成并且保證每個環節的高正確度。這樣精密的研發和跨領域協作是完全不可能靠手工完成的，研究人員所仰賴的是一種名叫EDA的工具。其全稱為電子設計自動化（Electronics Design Automation）工具。正是這一工具在1983年問世，釋放了芯片研發者的創造力，把手工設計完全升級為電子自動化的設計，從而促成芯片技術發展進入大爆炸時期。
首先，我們先了解一下驗證的重要性。
1、芯片進入SoC時代，驗證工具變的必不可缺
系統級芯片(SoC- System on Chip)將微處理器、模擬IP核、數字IP核和存儲器(或片外存儲控制接口)集成在單一芯片上,是當前芯片里的主流。SoC這一概念在20世紀90年代出現，經過近30年的發展，SoC可集成的內容越來越多，晶體管數量越來越大、功能越來越多元化，使得設計原理變的異常復雜。毫不夸張的說，一款SoC設計對于一個配置齊全的、有經驗的研發團隊來說，也需要3-5年的時間才能完成全部研發工作。
高昂至上億美金的流片（Tape-out）成本，不可逆的研發時間成本，導致芯片設計的每個環節都不容許出現一點點錯誤；而且隨著SoC所繼承的內容和復雜程度日益提高，驗證需要探索的空間和范圍越來越大，每一次驗證都像是一次“大海撈針”，因此驗證所需要的時間亦越來越長。EDA里的驗證工具已然必不可缺，驗證越充分，芯片的成功率就越高。
當前的驗證幾乎必須貫穿芯片設計的每個步驟，以便芯片研發團隊及時發現錯誤，保證所投入的巨大研發成本不會覆水東流或錯過最佳上市時間。據悉，在現在的SoC研發項目中，仿真和驗證的時間占了整個項目70%以上的時間，而仿真和驗證工程師也占了整個團隊的70%以上。因為只有經過充分的仿真和驗證，找出足夠多的bug，才能放心拿去流片。
2、驗證貫穿整個芯片設計流程
芯片在設計啟動伊始就會設定非常嚴格的設計周期和面市時間，環節一環扣一環，驗證是一個反復和交叉作業的工作內容，貫穿整個芯片研發周期，環節繁復但時間不能有任何延誤，從而造成在單位時間內的驗證任務成指數增長。并且，驗證不僅僅是在芯片設計階段，即使一款芯片已經量產出貨，驗證的工作可能依然沒有結束。
這張圖按照芯片研發的時間進程，示意了驗證的每個環節：
(1)產品規劃
在研發初期首先要啟動的是驗證規劃，這是為了在產品規劃的同時即確定驗證方案和技術路線，并且保證驗證結果有一定量的調試時間并有可行的調試方案。
SoC研發時非常依賴選用一部分可復用的成熟IP核，以加快其本身的研發速度。但在選擇合適的IP核時要同時考慮的因素有很多, 功耗、性能、安全以及成本，還有IP核與IP核，IP核與其他模塊之間通訊和數據交互的界面接口，等。因此，在初期，還要為某些標準的模塊需要提前準備好驗證IP核（Verification IP，VIP）并規劃好不同的檢測點，并具體落實在各個研發階段和模塊中。
(2)架構定義
SoC設計首先要定義系統的架構，其中包括但不限于定義功能、明確各IP和模塊之間的通訊協議、功耗與性能的妥協關系等等。架構定義要基于該芯片使用后所面臨經典工作場景進行假設和模擬，所以在架構定義階段，需完成兩個非常重要的驗證：
一個是不同通訊協議下的功能驗證(Functional Verification)，該驗證允許設計工程師在設計階段發現高階的協議性錯誤（bug），在設計早期以非常低的成本進行修復。而如果進入到產品階段才發現，修復的成本將會非常高。
另一個同步進行的是原型驗證 (Prototyping)，就是把硬件原型模擬化，提前對軟件和硬件的配合表現進行驗證。這樣提前驗證的好處是，在芯片制造前，便可以開展軟硬件協同設計，提前發現問題、檢測問題并解決問題，確保芯片在真正可使用時，研發團隊已經擁有一個成熟的軟硬件整體方案，芯片能切實支持軟件的應用，大大將研發時間提前，提升整體研發效率。
(3)流片前驗證
前文提到，SoC設計為了縮短研發周期會采用可復用IP核和新IP。每一個IP核驗證都在各自單獨的環境中完成，以確保單獨IP功能正確；但在復雜的SoC驗證鏈中，不僅需要單點驗證，更需要有多種驗證手段進行系統性驗證，確保各種IP核以及其他模塊能協同工作。
IP驗證中慣用動態仿真（Dynamic Simulation）和形式化驗證（Formal Verification）。二者在使用時都需要基于單獨的驗證基礎環境，前者需要模擬出基礎環境；后者要通過數學建模，在數字世界里搭建出環境假設和目標斷言。驗證工程師通過比較結果、仿真波形比對最終來判定測試用例是否通過。
流片前驗證是SoC研發過程中耗費時間和資源最大的驗證環節，而且是一個增量的連續過程，隨著設計成熟度和設計復雜性的提高而提高。
(4)硬件加速
嚴格意義上來說，硬件加速（Emulation）的使用是在流片前，屬于流片前驗證的一部分，但參與過芯片設計的研發者都知道，這個環節是流片前驗證和流片后驗證的橋梁，它將還處于RTL級別的設計放到一個可重構的虛擬硬件環境中，讓驗證速度得到成千上萬倍提升，同時也讓軟硬協同成為可能。利用這種技術，我們可以在數小時之內，將操作系統在RTL模塊上啟動起來。
驗證速度的提升，讓驗證的效率大幅提升，對驗證成本的貢獻是無可比擬的。俗話說，有得必有失，有失必有得。驗證工程師發現，驗證速度的提升的同時，能夠觀察的信號將會急劇減少，并且那些需要被觀測的信號，必須在產生FPGA比特流之前就要定義好，一旦沒有定義，重新編譯可能又需要耗費好幾個小時。
為了解決上述問題，現在EDA公司已經推出了硬件加速器（Emulator），硬件加速器在仿真速度和可觀測性之間進行權衡和取舍，速度上向原型驗證靠攏，而可觀測性向仿真器靠攏，在仿真器和原型驗證之間增加一個驗證產品，但是因為硬件加速器結構特殊，價格昂貴，只有芯片利潤相對豐厚的大企業才用得起。
(5)流片后驗證
流片后驗證一般發生在芯片實際生產結束以后，在芯片進行量產之前，將測試批芯片在實驗室進行各種測試，確保功能、時序、性能、功耗、物理應力得都符合設計預期，在完成所有的驗證以后，再進行批量生產。如果在這個階段發現錯誤，其修復的成本將會非常高昂，甚至成為不可能。如果一個錯誤被確認為功能錯誤，設計團隊就必須對進行修復，修復錯誤的方法有多種，包括利用系統微碼來避免失效的條件。但如果錯誤必須在硬件層面進行，那就需要重新流片了。
綜上所述，在整個芯片開發過程中，驗證就是一場前哨戰，是整道防線上成敗的關鍵。在芯片進入流片之前，需要保證其設計完全符合需求規格，解決所有潛在的風險，并修正所有的缺陷。
驗證工具的種類
戰斗已經打響，戰斗中的工程師可以使用軟件仿真、硬件仿真和原型驗證手段進行防守。
1、軟件仿真
軟件仿真是基于硬件描述語言對數字電路設計進行功能和特性的仿真和驗證。它會通過在計算機環境中模擬硬件行為，驗證電路設計是否符合原意。仿真過程是正確實現設計的關鍵環節，它以硬件描述語言（如VHDL或Verilog）編寫的模型為基礎，檢驗設計中的功能是否正確無誤。
一般來說，軟件仿真分為功能仿真、綜合后仿真和時序仿真，分別對應于RTL設計輸入后、綜合完成后、布局布線完成后等步驟。
2、原型驗證
原型驗證是在早期階段通過與最終芯片接近的原型硬件來測試和驗證電路設計，通過接近最終芯片的運行速度確保設計出正確的芯片。原型驗證將設計映射到FPGA陣列，通過模擬芯片的功能和應用環境，來驗證芯片整體功能，并提供片上軟件開發環境。因為相比硬件仿真，原型驗證的運行速度更接近于真實芯片，可以配合軟件工程師來進行底層軟件的開發。這一流片前的軟硬件協同開發，是其最不可替代的地方。
原型驗證流程中的關鍵步驟，包括設計分割、分割后的系統級時序分析、編程和下載、功能驗證調試等步驟。
3、硬件仿真
硬件仿真首先將硬件設計（通常以HDL，例如Verilog或VHDL編寫）編譯，然后加載編譯后的設計。在一些系統中，設計可能被加載到專門的硬件中（例如FPGA）。一旦設計被加載，硬件仿真就可以運行設計，并觀察其行為。硬件仿真通常會提供觀察和調試設計內部狀態的工具。最后，工程師可以根據結果分析設計的正確性，查找并解決問題，以優化設計。
從上圖可以看出，三種驗證工具都有各自的優點，也有各自的不足。工程師會在芯片設計的不同階段選擇不同的驗證工具，提高驗證效率，加速驗證的收斂。
根據芯思想研究院的調研數據，目前驗證工具整體市場規模約為30億美元；隨著AI芯片和GPGPU芯片的火爆，預估到2030年，市場規模可能超過50億美元。
如此龐大的市場，玩家當然不僅僅是新思科技、楷登電子、西門子EDA三巨頭，國內近年來也涌現出不少新玩家，包括芯華章、合見工軟。但是今天文章的主角是堅守驗證工具市場20年的思爾芯。
從點串鏈，打通驗證全流程
2024年1月18日舉行的以“思爾合作，芯路共贏”為主題的EDA生態協作發展論壇暨思爾芯20周年成果展現場，林俊雄先生表示，當他站在會場露臺上，俯瞰著這座城市，他的視線從歷史悠久的豫園掃過，遠眺前方林立的現代摩天大樓，包括被譽為“魔都三件套”的東方明珠電視塔、金茂大廈和環球金融中心。這一幕讓他回想起二十年前初來上海創業的時光，創業過程中，經歷的辛酸和艱難遠比表面看到的光鮮要多得多。那時中國的芯片設計業還處于起步階段，而國產EDA領域還是一片荒蕪。林俊雄先生卻在這片“荒蕪”中看到了中國芯未來。
原型驗證的前世今生
林俊雄先生表示，原型驗證是一個快速增長且競爭激烈的市場，并提到大規模應用是在2008年新思科技收購Synplicity進入市場以后。
本文簡單敘述一下原型驗證的前世今生。
1990年代，多倫多大學(University of Toronto)的Transmogrifier-l、北卡州立大學(North Carolina State University)的AnyBoard、斯坦福大學(Stanford University)的Protozone以及加州大學圣克魯斯分校(University of California，Santa Cruz)的BORG等項目，開始探索如何在小型原型驗證板上實現HDL芯片設計。高校項目為后來的商用驗證工具探索了多種可能性。
1992年是原型驗證的元年。Aptix在1992年推出了名為System Explorer的系統，利用FPGA及自創的互聯芯片實現了商用原型驗證工具，為芯片驗證方法學作出了開創性貢獻，因此被業界視為原型驗證工具的先驅。盡管Aptix在2005年被收購，成為Mentor的一部分,但Aptix的成功給了產業很大的啟示，并激發了更多公司進入這個領域。
1998年Dini Group推出原型驗證工具DN250k10,2015年發布了DNVUF4A；2003年瑞典HARDI Electronics AB推出原型驗證系統HAPS-10；2003年法國初創企業Taray Inc.推出原型驗證工具7Circuits。但這些產品還需要工程師大量的手動搭建原型驗證環境。2005年思爾芯在DAC上推出了其首款原型驗證產品V2 IP Porter[2]。Dini、HARDI、Taray也都已消失在EDA的并購浪潮中，只有思爾芯依托中國芯土壤，抵住收購誘惑成功堅守。
2008年新思科技(Synopsys)收購Synplicity（Synplicity于2007年收購HARDI），2010年推出HPS-60，容量達1800萬個專用集成電路(ASIC)邏輯門。2012年推出了全球首款真正意義上的自動化原型驗證產品HAPS-70,可以支持范圍廣泛的、各種大小的設計，其容量可從1200萬到1.44億個專用集成電路邏輯門；同時將可將原型驗證生產力提高10倍。2015年推出了原型驗證產品HAPS-80，可支持高達16億個專用集成電路邏輯門，并支持面向并行設計執行的遠程使用和多設計模式；2021年推出最新一代原型驗證產品HAPS-100。2019年收購Dini，進一步擴大了公司在原型驗證市場的領先地位，并將其FPGA解決方案拓展到網絡應用和高頻/低延遲算法中。
楷登電子(Cadence)在2010年3月收購Taray之后，依靠Taray的路由感知管腳分配綜合技術，才算一支腳邁進了原型驗證市場，并和Dini合作開發于2017年推出了第一代FPGA原型驗證平臺Protium S1，2019年發布第二代Protium X1，2021年推出第三代Protium X2原型驗證系統，專注完善原型驗證產品和硬件仿真產品之間的銜接流程，實現兩者的快速相連。
西門子EDA(前身Mentor Graphics)在1990年代末就從Aptix獲得了仿真技術許可，并在2005年完成對Aptix的收購，2015年收購Flexras Technologies SAS獲得Wasga自動分割技術，2021年收購PRO DESIGN Electronic旗下的具有FPGA桌面原型驗證技術的proFPGA 產品系列，終于成就了公司兩類原型驗證系統：Veloce Primo企業級FPGA原型驗證系統和Veloce proFPGA桌面FPGA原型驗證系統。
2021年，芯華章推出原型驗證系統樺捷HuaPro P1，基于自主知識產權的全流程軟件，可實現設計原型的自動綜合、分割、優化、布線和調試,2022年推出的集成原型驗證和硬件仿真雙模式的樺捷HuaPro P2E，基于統一芯片、統一硬件和統一軟件，真正實現了全新的硬件仿真和原型驗證雙模工作模式[3]；2014年華桑電子推出PHINE Design系列原型驗證，至今已經推出第四代產品[4]；2009年亞科鴻禹推出第二代原型驗證產品為VeriTiger，至今已推出第七代產品[5]。
堅守初芯，持續創新
2003年，EDA學術界的大牛、加州大學伯克利分校（UC Berkeley）教授Alberto Sangiovanni-Vincentelli(阿爾伯特·桑喬瓦尼·溫琴泰利) 在DAC（設計自動化大會)40周年發表主題演講《The Tides of EDA》，講述如何看待40年來DAC相關的研究成果，闡述EDA（電子設計自動化）未來的趨勢和挑戰，并強調這是一個EDA大變革的年代。
感受到了時代的呼喚，以及大變革的到來，DAC2003結束后不久，林俊雄先生就離開了Aptix并在美國硅谷的核心地區-加利福尼亞的圣何塞創立了思爾芯（S2C），2004年1月迅速在上海建立了總部和第一個研發中心。
從FPGA原型驗證先驅公司離職創業的林俊雄，依然選擇了自己熟悉的領域。這一大膽的決策預示著新時代的到來。誠如上海市集成電路行業協會秘書長郭奕武先生在EDA生態協作發展論壇暨思爾芯20周年成果展開幕致辭所說，思爾芯作為國內首家數字EDA企業，自2004年成立以來，在上海ICC的孵化下開始了它的芯程。今天，它已經成為上海市的重點EDA企業，并榮獲國家級“專精特新”小巨人企業的殊榮。在過去的20年中，思爾芯不僅站在了科技創新的前沿，還以其卓越的EDA技術推動了整個集成電路行業的發展。思爾芯的成長歷程不僅見證了中國集成電路產業的自強不息和砥礪前行，也展現了國產EDA堅守初心、勇于突破自我的精神。
圖為上海集成電路行業協會的秘書長郭奕武先生
二十年耕耘，思爾芯實現驗證工具從點到鏈的突破！從2005年推出第一代原型驗證系統以來，至今已經推出八代產品，客戶包括英特爾、三星、索尼、瑞昱、黑芝麻、開芯院等知名芯片公司，是久經市場驗證和認可的成熟產品；在2018年進入國微EDA大家庭后，配合國微集團在數字EDA領域的布局，后通過強化核心技術和外部并購，全面布局了包括架構設計（Genesis芯神匠）、軟件仿真（PegaSim芯神馳）、硬件仿真（OmniArk芯神鼎）、原型驗證（Prodigy芯神瞳）、數字調試（Claryti芯神覺）等數字前端EDA工具，如今已經形成完善的數字前端設計驗證解決方案，全方位覆蓋數字芯片驗證。
國微芯執行總裁兼首席技術官白耿博士表示，通過思爾芯的芯神馳Pegasim軟件仿真構建的Testbench平臺，和國微芯提供的標準接口，進行數據交換，以實現數模混合仿真。這種協作方式有效地實現了高效的數模混合仿真，不僅展現了兩家公司在EDA領域的專業實力，也為處理日益復雜的芯片設計問題提供了新的解決思路。同時PegaSim還可以與國微芯的形式驗證工具相連，著重于對覆蓋率庫文件中那些不可達部分的深入驗證，顯著增強軟件仿真過程中的代碼覆蓋率。這種形式屬性驗證的應用可以通過增加激勵或優化代碼來提高代碼覆蓋率，并進行覆蓋不可達性的檢查。它還支持對指定模塊或特定代碼行進行一種或多種類型的覆蓋不可達性檢查。這種方法有效地識別和刪除無意義或冗余的代碼，從而優化了內在邏輯，提高了整體設計的質量和效率。通過這種方式，思爾芯的PegaSim不僅增強了仿真的全面性，還優化了設計過程中的關鍵步驟。這樣的進步確保了更高效和準確的芯片設計，為系統級芯片（SoC）的開發帶來了顯著的技術優勢。
復旦大學微電子學院院長張衛教授在致辭中肯定了在過去20年里思爾芯在行業中的前瞻性作法，還強調了思爾芯在業界的知名度以及取得的成就，包括其芯神系列產品在軟硬件方面對芯片設計產業的貢獻。
圖為復旦大學微電子學院院長張衛院長
合作創新，構建芯生態
復旦大學微電子學院院長張衛教授在致辭中還指出，在政府大力支持下，國產EDA生態初步形成。但目前這一生態還相對脆弱，未來需要更加開放和合作的心態。上海市集成電路行業協會秘書長郭奕武先生也表示，在地緣政治和經濟發展不確定的大背景下，集成電路行業的發展更離不開跨企業、跨領域的緊密合作。
20年來，思爾芯致力于構建一個良性的EDA產業生態，通過開放的平臺，引導企業間建立合作機制，并通過產業間的良性競爭和產學研的合作推動整體發展。在EDA生態協作發展論壇暨思爾芯20周年成果展現場，思爾芯正式發布了《多元合作共創共贏行動計劃》。
《多元合作共創共贏行動計劃》是20年努力的延續，更是一種拓展。目前已經得到深圳國微芯科技有限公司、芯和半導體科技(上海)股份有限公司、武漢芯動科技有限公司、奇異摩爾（上海）集成電路有限公司、騰訊云計算(北京)有限責任公司等EDA、IP、設計公司、云服務等領域公司的響應，未來不將有更多的公司和高校加入。
在思爾芯20周年之際，希望依托這個行動計劃，與合作伙伴共同加快創新步伐，深化生態合作，共贏共創更美好的未來。
思爾芯希望通過多元合作模式，能夠更有效地應對市場挑戰，確保下一個20年的精彩；同時也為合作伙伴和客戶創造更多價值，共同推動技術創新和行業發展。
-889.png)
